 |
|
前言：
大
家好，笔者一边哼着歌儿一边编辑《工具篇III》，因为它是《工具篇》系列的最后一本，所以完结撒花的心情非常轻松。这本《工具篇III》主要是围绕着
SignalTap II 而展开，大名鼎鼎的 SignalTap II
读者应该不会对它感到陌生，即时不曾接触也有耳闻的经验。不然的，这本《工具篇III》就是一名很好的向导。
SignalTap
II 身为上调工具同时也是内置式逻辑分析仪，所以学习SignalTap II 和学习逻辑分析的感觉差不多一样。SignalTap
II 比起比起其它工具，原理不仅更单纯，而且实用性更高，最重要还是自定义很强，笔者就是被它这一点迷住了。所以说，学习SignalTap II
一点都不难，但是如何活用却非常讲究手腕，因为它和建模息息相关！
《工具篇III》主要分为两个部分，前半部分介绍一些SignalTap II 相关的原理还有使用方法，后半部分则是讲解时序还有一些综合练习。然而，读者不用太担心实例的难度，从前至后讲得最多还是串口硬件，还有一些SDRAM的调试实例。
SignalTap
II 基本上可以分为采集，触发，储存还有显示四个部分。其中，采集可以是采集时钟或者采集对象等配置的工作，但是过程非常直接和傻瓜。换之，触发就比
较麻烦一点，因为SignalTap II 拥有预设触发以及高级触发两种配置，后者配置起来有一些猥琐，而且解释它更把笔者累坏了。
至
于储存是SignalTap II 最挑剔的地方。一般上，连续性是最常用的储存方式，但是SignalTap II
真正的精髓则是藏在状态性哪里。说道状态性，官方手册对它似乎爱理不理，其它资料也是刻意回避，它明明是那么好用，真是太气死人了？别人无视他，笔者就偏
偏重视它 ... 对此，这本教程有一半的实例都与它有关。笔者非常相信，任谁玩过以后都会爱不释手！
《工
具篇III》的后半部分，主要是讲解时序上面的特征，还有综合练习。据笔者所知，学习SignalTap II
并不能单单掌握工具的用法，如何分析时序才是重点，因为采集活动都是针对特征进行捕捉。FPGA并非只有外部时序一种，它还有所谓的内部时序。外部时序我
们可以凭外表辨别它们的特征，但是内部时序只能借由习性去了解而已 ... 所以说，捕捉外部时序与内部时序是两回事。
最
后部分则是笔者的私房菜。笔者认为建模越往后面移动，模块需要更多的结构支撑，结果就产生平台的概念。系统建模可以基于高级平台或者低级平台，调试方法也
是大同小异，更多还是观察总线的时序活动。笔者是Verilog的爱好者，所以《工具篇III》只限低级平台的讨论而已，那些喜欢软硬核的朋友，真心对不
起了。
（14-02-2016 akuei2上）
|
|
相关内容： |
【黑金原创教程】 FPGA那些事儿 — SignalTap II 与调试技巧
原文：http://www.cnblogs.com/alinx/p/5238042.html