Step1.需要将设计进行综合，综合完之后在左侧栏选择open synthesized Design；
Step2.在tcl console中输入wirte_edif /path/xx.edif
vivado生成edif文件
原文：http://www.cnblogs.com/hqiu/p/6682343.html
