端口隐含声明为wire，如果输出端口需要保存数值，则必须显式声明为reg，如需要保持数值知道下一个时钟边沿
chapter4 module and port
原文：http://www.cnblogs.com/xiaoxuesheng993/p/7488041.html
