首页 > 其他 > 详细

verilog--关于将多个模块写在同一个源文件中的问题

时间:2017-09-10 12:58:59      阅读:2182      评论:0      收藏:0      [点我收藏+]

经过在ISE编译器上测试,可以知道多个不同的模块(如上一随笔中脉动进位计数器、T触发器、D触发器)写在同一个源文件中编译能够通过。

同时,将每一个模块单独写成一个源文件也是可以的,但是要把他们放在同一个目录下。并且这种设计方式是一种比较好的设计风格,这样可以增加程序的可移植性,并且使开发者有比较顺畅的设计思路按照自顶向下或自底向上的设计方法进行设计,建议采用这种设计方法进行设计。

verilog--关于将多个模块写在同一个源文件中的问题

原文:http://www.cnblogs.com/pdf000/p/7500783.html

(0)
(0)
   
举报
评论 一句话评论(0
关于我们 - 联系我们 - 留言反馈 - 联系我们:wmxa8@hotmail.com
© 2014 bubuko.com 版权所有
打开技术之扣,分享程序人生!