--------------------------------随便写写，思绪走到哪里就写到哪里吧-----------------------
一。应用背景：在NIOS中对于数据流的处理，比如通过C操作内存，然后通过该总线对内存中的数据流做处理。常规的例子比如，视频流的处理。本文的目的记录文档中的比较关键的点。
二。在intel fpga 可以查到该IP，手册中可以看到如下所示介绍：
接着可以看到如下的框图：
其中红色的圈需要自己verilog，左边的部分在qsys中自行连接即可，比如连接打到一个sdram模块。
接下来我们看看信号定义：
（1）控制信号
（2）读信号
（3）写信号
【READ & WRITE】Avalon-MM Master Templates
原文：https://www.cnblogs.com/cofin/p/9379927.html