经验：
1.连线和修改ip很麻烦。最好把所有verilog放到一个工程里，先不生成ip，先用add module放到画板上会快很多，还不容易混ip（因为名字真的很难起）
遇到的问题：
1.导入SDK出现找不到文件头：这是因为sdk的库不在安装目录，而在工程目录，所以板子有些接口不开通的话是不会包含这些接口的驱动的。比如我这次就忘记在zynq上选sd卡的接口，然后报错找不到"xsdps.h"（sd卡驱动）
2.Failed to closesw：改完mss会自己rebuild，如果在系统自行rebuild前又手动点了rebuild的按钮会出错（大概）
原文：https://www.cnblogs.com/iwanna/p/10002844.html