首页 > 其他 > 详细

modelsim仿真xilinx ram输出均为0

时间:2019-06-04 18:48:41      阅读:136      评论:0      收藏:0      [点我收藏+]

现象

在vivado2018.3下生成了RAM IP,丢到modelsim中仿真发现doutb输出均为0。调整AB端口的时钟速率,发现低于5ns不行,输出为0。但5ns以上正常。

解决方法

比对了vivado自带的仿真和modelsim的仿真,时钟设置过小的时候,结果均为0。排除软件问题。

*延长RAM空闲时间,之后才去操作,避免内部还没有初始化完成就去操作。真是老了,犯这个错误,哈哈。

技术分享图片

以上

modelsim仿真xilinx ram输出均为0

原文:https://www.cnblogs.com/kingstacker/p/10975131.html

(0)
(0)
   
举报
评论 一句话评论(0
关于我们 - 联系我们 - 留言反馈 - 联系我们:wmxa8@hotmail.com
© 2014 bubuko.com 版权所有
打开技术之扣,分享程序人生!