Clock Generator PLL with Integrated VCO_ADF4360-9
2和3之间需要有大于15ms的时间间隔
原文：https://www.cnblogs.com/chensimin1990/p/11602099.html
