首页 > 其他 > 详细

数字前端笔试--写一段verilog消除glitch

时间:2020-02-27 21:21:03      阅读:213      评论:0      收藏:0      [点我收藏+]

基本的原理是用register打拍,消除的glitch持续不到一个周期,就用两级DFF:

技术分享图片

滤掉大于1个周期且小于2个周期glitch:
技术分享图片

数字前端笔试--写一段verilog消除glitch

原文:https://www.cnblogs.com/lyc-seu/p/12374258.html

(0)
(0)
   
举报
评论 一句话评论(0
关于我们 - 联系我们 - 留言反馈 - 联系我们:wmxa8@hotmail.com
© 2014 bubuko.com 版权所有
打开技术之扣,分享程序人生!