首页 > 其他 > 详细

verilog 初值

时间:2020-05-22 22:56:32      阅读:79      评论:0      收藏:0      [点我收藏+]
  1. FPGA内的寄存器,如果不赋初值,知默认为0;

  2. 但是在仿真软件中(如modelsim),寄存器如果不赋初值,默认为不定态(x),仿真是无法进行的,count+1仍然为道x,你就会看到count一直是红色的,没有结果;

  3. 之所以实现流水灯没有问题,是因为你下载到FPGA内部了,count被默认为32‘b0,如果程序专要下载到FPGA中,而且你希望count的初值是0的时候,是可以不赋初值的,FPGA上电后,寄存器默认为0;

verilog 初值

原文:https://www.cnblogs.com/caiya/p/12939817.html

(0)
(0)
   
举报
评论 一句话评论(0
关于我们 - 联系我们 - 留言反馈 - 联系我们:wmxa8@hotmail.com
© 2014 bubuko.com 版权所有
打开技术之扣,分享程序人生!