首页 > 其他 > 详细

计算机原理 6.15 多周期MIPS CPU数据通路

时间:2020-06-25 11:16:54      阅读:157      评论:0      收藏:0      [点我收藏+]

1、单周期 MIPS关键路径 LW指令

技术分享图片

 

 图中标T的地方都是有延迟的地方,可以看到延迟太多,这导致一个时钟周期的时间过长,这样不好。

2、多周期MIPS数据通路特点

不再区分指令存储和数据存储器,分时使用部分功能部件

主要功能单元输出端增加寄存器锁存数据

传输通路延迟变小,时钟周期变短

技术分享图片

 

 3、多周期MIPS  CPU数据通路

技术分享图片

 

 4、多周期MIPS取指令阶段T1

技术分享图片

 

 5、多周期MIPS取指令阶段T2

技术分享图片

 

 1、R型指令执行状态周期T3~T4

技术分享图片

 

 2、LW指令执行状态周期 T3~T5

技术分享图片

 

 3、Beq指令执行状态周期T3

技术分享图片

 

 4、多周期状态转换图

技术分享图片

 

 

计算机原理 6.15 多周期MIPS CPU数据通路

原文:https://www.cnblogs.com/fate-/p/13191238.html

(0)
(0)
   
举报
评论 一句话评论(0
关于我们 - 联系我们 - 留言反馈 - 联系我们:wmxa8@hotmail.com
© 2014 bubuko.com 版权所有
打开技术之扣,分享程序人生!