门是对电信号执行基本运算的设备。一个门接收一个或者多个输入信号，生成一个输出信号。门有六种基本类型。每种类型的门执行一个特定的逻辑函数。
电路是由门组成的，可以执行更复杂的任务。例如电路可以用来进行算术运算和存储值。电路中的电流是由经过精心设计的相互关联的门逻辑控制的。
描述门和电路的方法有三种：
布尔表达式、逻辑框图、真值表
英国数学家布尔发明了一种代数运算，其中变量和函数的值只能是0或1。这种代数称为布尔代数。它是表示电路的极好方式。
逻辑框图是电路的图形化表示。把每种类型的门由一个特定的图形符号表示。通过不同方法把这些门连接在一起，就可以表示出电路逻辑。
真值表列出了一种门可能遇到的所有输入组合和相应的输出。从而定义了这种门的功能。
在后面对于门的介绍当中，将会使用这三种描述法对电路进行描述。
门有6种类型：
非（NOT)门
与（AND)门
或（OR)门
异或（XOR)门
与非（NAND)门
或非（NOR）门
下面将展示这六种门
非门接收一个输入值，并生成一个与之相反的输出值。
用布尔表达式表示它为 X=A‘
真值表为
| A | X |
|---|---|
| 1 | 0 |
| 0 | 1 |
非门有时候又叫做逆变器，因为他对输入值求逆。
与门接收的信号是两个，输出的信号由这两个输入值决定。如果两个输入信号都是1，那么输出是1；否则输出0。
布尔表达式：X=A*B
真值表为
| A | B | X |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
与与门一样，或门也有两个输入值。不同的是如果这两个输入值都是0，那么才会输出0；否则输出1.
布尔表达式：X=A+B
真值表为
| A | B | X |
|---|---|---|
| 1 | 1 | 1 |
| 1 | 0 | 1 |
| 0 | 1 | 1 |
| 0 | 0 | 0 |
异或门的两个输出量相同，则输出0，否则输出1。
布尔表达式：X=A⊕B
真值表为
| A | B | X |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
与非门与或非门都接收两个输入值。与非门和或非门分别是与门和或门的对立门。即让与门的输出值经过一个非门，得到的输出与与非门的输出一样。
与非门的布尔表达式 X=(A*B)‘
真值表
| A | B | X |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
或非门的布尔表达式 X=(A+B)‘
真值表
| A | B | X |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 0 |
下面对上述门进行总结
非门将对它的唯一输入值求逆。
如果两个输入值都是1，与门将生成1.
如果输入值至少有一个1，那么或门将生成1.
如果只有一个输入值是1，而不是两个，异或门将生产1.
与非门生成的结果和与门的相反。
或非门生成的结果与或门相反。
门可以被设计成接受更多输入值。例如具有三个输入值的与门，布尔表达式为 X=A * B*C4
门往往由晶体管组成。晶体管是由半导体材料制成的，半导体材料既不是像铜那样的良导体，也不是像橡胶那样的绝缘体。通常用硅来制造晶体管。
电路可以分为以下两类
组合电路：输出仅由输入值决定的电路
时序电路：输出是输入值和电路当前状态的函数的电路
把一个门的输出作为另一个门的输入，就可以把门组合成组合电路。
有时候对于两个组合电路，对于同样的输入值，输出值也是相同的，这称作电路等价。
在数字逻辑层，加法是由二进制执行的。这些加法计算是由专门电路加法器执行的。
二进制求和的结果可能生成进位值。计算两个数位求和并生成正确进位的电路叫做半加器。
这图即是半加器的的框图。
而靠半加器显然无法完成计算任务，要完成计算，需要一种考虑进位输入值的的电路，全加器。框图如下
*多路复用器：使用一些输入控制信号决定用哪条输入数据线发送输出信号的电路。
存储器电路有很多种，但书中只分析了一种——S-R存储器。
集成电路（又称芯片）是嵌入了多个门的硅片。
中央处理器（CPU）是计算机中最重要的集成电路。
CPU只是一种具有输入线和输出线的高级线路。
通过本章的学习，我了解到了各种类型的门，门是由一个或多个晶体管创建的。
门的集合常常被嵌入在一个集成电路里，这也就引出了中央处理器的概念。
本节通过一则广告，引出了很多关于计算机部件知识。包括中央处理器，显示器，图形处理器（GPU），随机访问存储器（RAM),硬盘驱动器，DVD驱动器，内置数字照相机，外部接口。
冯·诺依曼体系结构，这实现了数据的指令的逻辑的一致性，而且还能存储在一起，这种原理仍然是现在计算机的基础。
此体系的主要特征是处理信息的部件独立于存储信息的部件。这个特征导致下列5个部件
存放数据的指令的内存单元
对数据执行算术和逻辑运算的算术/逻辑单元
把数据从外部世界转移到计算机中的输入单元
把结果从计算及内部转移到外部世界的输出单元
担当舞台监督，确保其他部件参与了表演的控制单元
内存是存储单元的集合，每个存储单元有一个唯一的物理地址。
不同的机器中每个可编址的的位置的位数（可编址性）不同。
可编址性：内存中每个可编址位置存储的位数
算术/逻辑单元：执行算术运算和逻辑运算的计算机部件
寄存器：CPU中的一块存储区域，用于存储中间值或特殊数据
输入单元：接收要存储在内存中的数据的设备
输出单元：一种设备，用于把存储在内存中的数据打印或显示出来，或者把存储在内存中或其他设备中的信息制成一个永久副本。
控制单元：控制其他部件的动作
指令寄存器：存放当前正在执行的指令的寄存器
程序计数器：存放下一条要执行的指令的地址的寄存器
中央处理器：算术/逻辑单元和控制单元的组合，是计算机用于解释和执行指令的“大脑”
总线宽度:可以在总线上并行传输的位数
缓存：一种用于存储常用数据的小型高速存储器
流水线：一种将指令分解为可以重叠执行的小步骤的技术
主板：个人计算机的主电路板
处理周期中的四个步骤如下：
读取下一条指令
译解指令
如果需要，获取数据
执行指令
RAM：随机存取存储器
ROM:只读存储器
1.磁带
早期的存储设备
2.磁盘
3.CD和DVD
4.闪存
一种特殊的输入输出设备
嵌入式系统是大型系统的一部分，是为完成小范围功能而专门设计的计算机。
并行计算有四种形式：位级，指令级，数据级，和任务级
同步处理：多处理器将同一个程序应用于多个数据库
共享内存并行处理器：多个处理共享整体内存的情况
通过本章的学习，了解到冯·诺依曼体系结构是当今大部分计算机的底层体系结构，在控制单元指挥下的读取-执行周期是这个处理过程的核心。
RAM和ROM是两种计算机内存的缩写。存在在RAM的值是可更改的，ROM中的值是不可更改的。
二级存储设备可以在计算机不运行时保持数据。
QA：在学习第四章全加器原理的时候，花费了一定的时间才弄懂其原理。
2020-2021学期 20202414《网络空间安全导论》第二周学习总结
原文：https://www.cnblogs.com/118189hry/p/13832849.html