考纲(三)、存储器层次结构
(1)存储器的层次化结构
(2)主存储器与CPU的连接
(3)高速缓冲存储器(Cache)
Cache的基本工作原理
Cache和主存之间的映射方式
Cache中主存块的替换算法与写策略
多层次Cache性能计算
(4)虚拟存储器
- 虚拟存储器的基本概念
- 页式虚拟存储器
- TLB(快表)
Reg - Cache - MM - 2ndS - 3rdS
二级存储系统:高速缓冲存储器(Cache)+ 主存储器
三级存储系统:Cache + 主存储器 + 辅存储器(虚拟存储器)
*SRAM、DRAM、ROM存储器的工作原理
SRAM 与 DRAM 的对比
存储位元 = 字单元数 X 每个字单元的位数:$2^n×m$
一维地址结构(线选法) | 二维地址结构(重合法) |
---|---|
矩阵 $2^n×m$ ,选择线(W) $2^n$,数据线(D) $m$ | 矩阵 $2{\frac{n}{2}}×(2{\frac{n}{2}}×m)$,选择线 $2{\frac{n}{2}}+2{\frac{n}{2}}$,数据线 $m$ |
![]() |
![]() |
SRAM 2114(1K×4)芯片结构图
DRAM 4M×4 芯片结构图(内部包含刷新电路)
单片存储芯片不能满足存储系统的需求时,需进行存储扩展
原因:存储字单元数量够(地址空间满足),但每个字的位数不够。
方法:多个存储器芯片的数据位空间拼在一起。
实例:1K×4
的SRAM芯片构成1K×8
的存储器
原因:每个字的位数够,存储字单元数量不够(地址空间不满足)。
方法:多个存储器芯片的字空间(地址空间)拼在一起。
实例:1K×8
的SRAM芯片构成4K×8
的存储器
实例:4K×4
的SRAM芯片构成16K×8
的存储器
基本思路
示例 1:用3片16K×4的SRAM芯片和若干8K×4的SRAM芯片组成一个64K×8的按字节编址的存储器。
集中刷新方式 | 分散刷新方式 | 分布式 (异步) 刷新方式 | |
---|---|---|---|
原理 | 将刷新周期分成两部分:在一个时间段内,刷新存储器所有行,此时CPU停止访问内存;另一个时间段内,CPU可以访问内存,刷新电路不工作。 | CPU与刷新电路交替访问内存,一个存储周期刷新1行,下一个存储周期刷新另一行,直至最后1行后,又开始刷新第1行。 | 保证在一个刷新周期内将存储芯片内的所有行刷新一遍,可能等时间间距,也可能不等。 |
刷新间隔 | 刷新周期 | 刷新行数 × 存储周期 ≤ 刷新周期 |
刷新周期 |
示意图 | ![]() |
![]() |
![]() |
特点 | 存在不能进行读写操作的死区时间 | ①不存在停止读写操作的死时间; ②但使得系统速度降低 |
①前两种方式的结合; ②可减少死时间,同时保证性能 |
原文:https://www.cnblogs.com/littlecan2020/p/13864947.html