首页 > 其他 > 详细

SDRAM--Verilog及仿真(4)

时间:2020-11-26 15:37:05      阅读:19      评论:0      收藏:0      [点我收藏+]

(4)从SDRAM读出数据。跟写原理一致。

前几个以及这个博文都用到的命令解释!

 技术分享图片

代码设计就不帖了。

仿真结果:

开始初始化:

技术分享图片

初始化之后就开始写数据,并且满足15us的时间间隔,还会暂停写,跑去刷新,然后继续再写。

技术分享图片

技术分享图片

写完512个数据换第二行写

技术分享图片

写完数据并不会立即读,而是一直在刷新,当读触发信号到达,开始读数据。

技术分享图片

技术分享图片

当读完SDRAM的两行数据,那么一直在刷新。

技术分享图片

读end!

其中这里由于存在潜伏期,所以PRECHARGE命令之后,又重新读数据。

技术分享图片

SDRAM--Verilog及仿真(4)

原文:https://www.cnblogs.com/FPGAer/p/14041261.html

(0)
(0)
   
举报
评论 一句话评论(0
关于我们 - 联系我们 - 留言反馈 - 联系我们:wmxa8@hotmail.com
© 2014 bubuko.com 版权所有
打开技术之扣,分享程序人生!