FPGA FIFO 的实现

FIFO (First Input First Output)，中文名为先入先出存储器。顾名思义，FIFO 的数据进出方式为先入先出。FIFO 常用在两个不同步的信号接口上，用于暂存数据同步两个信号。双端口 FIFO 是比较理想的，可以用于两个不同频率的信号。但是 FPGA 不适合这种逻辑，ASIC 上比较容易实现。所以这里实现的 FIFO是单端口的同步 FIFO，约定 FIFO 位宽的为 8 bit，长度为 16。

FIFO 的读写方式如下图所示：

可以看出几个需要注意的问题：

1. 读写指针都是独立的。
2. 读写指针都是循环的，满 16 归零。
3. 当读写指针都在 0 位置的时候，要注意区分满和空这两种截然不同的状态。

要实现 FIFO，首先要实现的是寄存器组。一个8 * 16 位的寄存器组。

代码如下：

这个逻辑比较简单，在时钟的上升沿存储数据到对应的端口，接下来编写测试代码来测试这个寄存器组：

测试激励代码截图（(⊙﹏⊙) TestBench这个我写的不太好）：

下面是仿真结果：

Quartus 在调用 Modelsim 的时候总是自作主张的添加信号到波形窗口，然而总是掉了那么几个，视频中删掉原来的信号信息，增加需要的信号到波形窗口，并重新仿真一次。

有了寄存器组，那么FIFO 就呼之欲出了。

下面是 FIFO 的代码：

这里使用波形仿真，仿真的结果如下：

好了，FIFO 部分到此结束，(●‘?‘●)。

FPGA FIFO 的实现

原文：https://www.cnblogs.com/SummerSunnyDay/p/14404412.html