过程
综合的过程将HDL code翻译为gtech模型，再根据gtech模型及设计约束，优化映射为门级网表netlist。
gtech模型中没有时序和负载信息，仅作为一个中间件，为产生netlist做准备。
ddc是internal dc format,db是旧的文件格式。
目标
DC根据设计者提供的时序/面积约束，尝试生成满足约束条件的设计，以实现PPA的要求。没有约束的设计，tool会生成一个未经优化的设计。（power performance area）
原文：https://www.cnblogs.com/movit/p/14825637.html