首页 > 其他 > 详细

VHDL中出现的五种if语句的使用

时间:2021-07-19 14:25:25      阅读:9      评论:0      收藏:0      [点我收藏+]

圈1:if 条件 then
顺序语句;
end if; —满足单一条件即可
圈2: if 条件 then
if 条件 then
顺序语句;
end if;
end if; —嵌套使用,下一个if是建立在上一个if正确的情况下,经常出现在clk句中
圈3:if 条件 then
顺序语句;
elsif 条件 then
顺序语句;
elsif 条件 then
顺序语句;

end if; —嵌套使用,elsif是建立在上一个If或elsif不正确的情况下,反映出优先级的先后。
圈4:if 条件 then
顺序语句;
else
顺序语句;
end if; —是一个比较器,即只有两种情况
圈5:if 条件 then
顺序语句;
end if;
if 条件 then
顺序语句;
end if; ----两个if并列,但都要放在process中顺序执行,注意这里是每一if完之后紧跟着一个end if

VHDL中出现的五种if语句的使用

原文:https://www.cnblogs.com/amxiang/p/15029719.html

(0)
(0)
   
举报
评论 一句话评论(0
关于我们 - 联系我们 - 留言反馈 - 联系我们:wmxa8@hotmail.com
© 2014 bubuko.com 版权所有
打开技术之扣,分享程序人生!