第一章：systemverilog简介

1.为何要学systemverilog

  。。。。。

2.systemverilog起源

  。。。。。

3.systemverilog标准历程

  systemverilog3.0 for 综合

  systemverilog3.1 for 验证

  systemverilog3.1a 

4.systemverilog关键曾强

4.1设计内部的封装通信和协议检查的接口

4.2类似C语言中的数据类型，如int

4.3用户自定义类型（typedef） 枚举类型、结构体和联合体

4.4类型转换

4.5package

4.6外部编译单元区域

4.7++、--、+=等赋值操作

4.8显式过程块

4.9priority和unique修饰符

4.10通过引用传送到任务、函数和模块

第一章：systemverilog简介

原文：http://www.cnblogs.com/chip/p/4377086.html