解释及措施：（1）：这个信号是不是你期望的时钟信号？还是被综合器误将普通信号综合成了时钟信号？有没有在代码中用过这个信号的上升沿/下降沿？
（2）：如果是期望的时钟信号，那么是否有可能调整管脚位置约束到专用时钟管脚？如果不行的话，这条时钟线上的延时会比较大。但是整个布局布线还是可以进行下去的。
2、Warning (332060): Node: pi_fck3p was determined to be a clock but was found without an associated clock assignment.
原文：http://www.cnblogs.com/geekite/p/4424636.html
