430的XT2的总结

1.头文件

2.声明要用的变量

3.关闭看门狗

4.对应端口的设置：PxSEL  0： I/O口功能 1：外围模块功能                                                                                                                             PxDIR方向寄存器0：输入    1：输出

5.打开晶振

6.配置锁频环的时钟源，DCO的频率有FLL来稳定

7.配置3个时钟时钟源

1. do
2. {
3. UCSCTL7 &= ~(XT2OFFG + XT1LFOFFG + XT1HFOFFG + DCOFFG);//清除         TX1,XT2和DCO振荡标志
4. SFRIFG1&=~OFIFG;      //清除振荡器失效标志，清除中断标志
5. for(k=0xff;k>0;k--)   //延时
6. {;}
7. }  while((SFRIFG1&OFIFG)!=0);            //判断XT2是否起振,等待时钟系统正常工作
8. UCSCTL6 = XT2DRIVE1 + XT2DRIVE0;      //驱动晶振的能力是24M到32M

   再次配置3个时钟的时钟源

上电默认：

ACLK：32768HZ

SMCLK：1.045MHZ

MCLK：1.045MHZ

在430中，一个时钟周期 ＝ MCLK晶振的倒数。如果MCLK是8M，则一个时钟周期为1/8us；

一个机器周期 ＝ 一个时钟周期，即430每个动作都能完成一个基本操作；

一个指令周期 ＝ 1～6个机器周期，具体根据具体指令而定。

另：指令长度，只是一个存储单位与时间没有必然关系。

UCSCTL5=DIVA_1+DIVS_2+DIVM_2;//配置时钟源分频ACLK 二分频 001  16.23K ,SMCLK 四分频010 100  520K, , MCLK  四分频010 100  520K,

430的XT2的总结

原文：http://www.cnblogs.com/moyeli/p/4526392.html